Descubrindo o deseño e a fabricación de chips de carburo de silicio (SiC): dos conceptos básicos á aplicación

Os MOSFET de carburo de silicio (SiC) son dispositivos semicondutores de potencia de alto rendemento que se converteron en esenciais en industrias que van dende os vehículos eléctricos e as enerxías renovables ata a automatización industrial. En comparación cos MOSFET tradicionais de silicio (Si), os MOSFET de SiC ofrecen un rendemento superior en condicións extremas, incluíndo altas temperaturas, voltaxes e frecuencias. Non obstante, lograr un rendemento óptimo nos dispositivos de SiC vai máis alá da simple adquisición de substratos e capas epitaxiais de alta calidade: require un deseño meticuloso e procesos de fabricación avanzados. Este artigo ofrece unha exploración en profundidade da estrutura de deseño e os procesos de fabricación que permiten obter MOSFET de SiC de alto rendemento.

1. Deseño da estrutura do chip: disposición precisa para unha alta eficiencia

O deseño dos MOSFET de SiC comeza coa disposición do...Oblea de SiC, que é a base de todas as características dos dispositivos. Un chip MOSFET de SiC típico consta de varios compoñentes críticos na súa superficie, incluíndo:

• Plataforma de orixe

• Almofada de porta

• Almofada de fonte Kelvin

O/AAnel de terminación de bordo(ouAnel de presión) é outra característica importante situada na periferia do chip. Este anel axuda a mellorar a tensión de ruptura do dispositivo ao mitigar a concentración do campo eléctrico nos bordos do chip, evitando así as correntes de fuga e mellorando a fiabilidade do dispositivo. Normalmente, o anel de terminación de bordo baséase nunExtensión de terminación de unión (JTE)estrutura, que emprega dopaxe profundo para optimizar a distribución do campo eléctrico e mellorar a tensión de ruptura do MOSFET.

2. Celas activas: núcleo do rendemento de conmutación

O/ACélulas activasnun MOSFET de SiC son os responsables da condución e conmutación de corrente. Estas celas están dispostas en paralelo, e o número de celas afecta directamente á resistencia global de activación (Rds(activado)) e á capacidade de corrente de curtocircuíto do dispositivo. Para optimizar o rendemento, redúcese a distancia entre as celas (coñecida como "paso da cela"), o que mellora a eficiencia global de condución.

As células activas poden deseñarse en dúas formas estruturais principais:planaretrincheiraestruturas. A estrutura planar, aínda que máis simple e fiable, ten limitacións de rendemento debido ao espazado entre as celas. Pola contra, as estruturas de trincheira permiten disposicións de celas de maior densidade, o que reduce a Rds(activada) e permite un maior manexo de corrente. Aínda que as estruturas de trincheira están a gañar popularidade debido ao seu rendemento superior, as estruturas planas seguen a ofrecer un alto grao de fiabilidade e continúan a ser optimizadas para aplicacións específicas.

3. Estrutura JTE: Mellora do bloqueo de tensión

O/AExtensión de terminación de unión (JTE)A estrutura é unha característica clave do deseño nos MOSFET de SiC. O JTE mellora a capacidade de bloqueo de tensión do dispositivo ao controlar a distribución do campo eléctrico nos bordos do chip. Isto é crucial para evitar a avaría prematura no bordo, onde adoitan concentrarse os campos eléctricos elevados.

A eficacia de JTE depende de varios factores:

• Largura da rexión JTE e nivel de dopaxeA anchura da rexión JTE e a concentración de dopantes determinan a distribución do campo eléctrico nos bordos do dispositivo. Unha rexión JTE máis ancha e con maior dopaxe pode reducir o campo eléctrico e mellorar a tensión de ruptura.

• Ángulo e profundidade do cono JTEO ángulo e a profundidade do cono JTE inflúen na distribución do campo eléctrico e, en última instancia, afectan á tensión de ruptura. Un ángulo de cono máis pequeno e unha rexión JTE máis profunda axudan a reducir a intensidade do campo eléctrico, mellorando así a capacidade do dispositivo para soportar tensións máis altas.

• Pasivación superficialA capa de pasivación superficial xoga un papel vital na redución das correntes de fuga superficiais e na mellora da tensión de ruptura. Unha capa de pasivación ben optimizada garante que o dispositivo funcione de forma fiable mesmo a altas tensións.

A xestión térmica é outra consideración crucial no deseño de JTE. Os MOSFET de SiC son capaces de funcionar a temperaturas máis altas que os seus homólogos de silicio, pero a calor excesiva pode degradar o rendemento e a fiabilidade do dispositivo. Como resultado, o deseño térmico, incluíndo a disipación da calor e a minimización da tensión térmica, é fundamental para garantir a estabilidade do dispositivo a longo prazo.

4. Perdas de conmutación e resistencia de condución: optimización do rendemento

Nos MOSFET de SiC,resistencia de condución(Estradas (activadas)) eperdas de conmutaciónhai dous factores clave que determinan a eficiencia xeral. Mentres que Rds(on) rexe a eficiencia da condución de corrente, as perdas de conmutación prodúcense durante as transicións entre os estados de acendido e apagado, o que contribúe á xeración de calor e á perda de enerxía.

Para optimizar estes parámetros, cómpre ter en conta varios factores de deseño:

• Paso da celaO paso, ou o espazado entre as celas activas, xoga un papel importante á hora de determinar a Rds(activada) e a velocidade de conmutación. A redución do paso permite unha maior densidade de celas e unha menor resistencia de condución, pero a relación entre o tamaño do paso e a fiabilidade da porta tamén debe estar equilibrada para evitar correntes de fuga excesivas.

• Espesor do óxido da portaO grosor da capa de óxido da porta afecta á capacitancia da porta, o que á súa vez inflúe na velocidade de conmutación e no Rds(activado). Un óxido de porta máis fino aumenta a velocidade de conmutación, pero tamén aumenta o risco de fugas na porta. Polo tanto, atopar o grosor óptimo do óxido da porta é esencial para equilibrar a velocidade e a fiabilidade.

• Resistencia da portaA resistencia do material da porta afecta tanto á velocidade de conmutación como á resistencia de condución global. Ao integrarresistencia da portadirectamente no chip, o deseño dos módulos simplificase, o que reduce a complexidade e os posibles puntos de fallo no proceso de empaquetado.

5. Resistencia de porta integrada: simplificación do deseño de módulos

Nalgúns deseños de MOSFET de SiC,resistencia de porta integradaúsase, o que simplifica o proceso de deseño e fabricación do módulo. Ao eliminar a necesidade de resistencias de porta externas, esta estratexia reduce o número de compoñentes necesarios, diminúe os custos de fabricación e mellora a fiabilidade do módulo.

A inclusión da resistencia da porta directamente no chip ofrece varias vantaxes:

• Montaxe de módulos simplificadaA resistencia de porta integrada simplifica o proceso de cableado e reduce o risco de fallo.

• Redución de custosA eliminación de compoñentes externos reduce a lista de materiais (BOM) e os custos xerais de fabricación.

• Flexibilidade mellorada de embalaxeA integración da resistencia da porta permite deseños de módulos máis compactos e eficientes, o que leva a unha mellor utilización do espazo no empaquetado final.

6. Conclusión: Un proceso de deseño complexo para dispositivos avanzados

O deseño e a fabricación de MOSFET de SiC implica unha complexa interacción de numerosos parámetros de deseño e procesos de fabricación. Desde a optimización da disposición do chip, o deseño das celas activas e as estruturas JTE ata a minimización da resistencia de condución e as perdas de conmutación, cada elemento do dispositivo debe axustarse con precisión para lograr o mellor rendemento posible.

Cos continuos avances na tecnoloxía de deseño e fabricación, os MOSFET de SiC son cada vez máis eficientes, fiables e rendibles. A medida que medra a demanda de dispositivos de alto rendemento e eficiencia enerxética, os MOSFET de SiC están a piques de desempeñar un papel fundamental na alimentación da próxima xeración de sistemas eléctricos, desde vehículos eléctricos ata redes de enerxía renovables e moito máis.